Thứ năm, 26/12/2024
IMG-LOGO

Câu hỏi:

30/06/2024 99

Địa chỉ vật lý của ô nhớ cần truy nhập trong chế độ bảo vệ theo cơ chế phân trang với CPU 32 bit được xác định

A. Từ địa chỉ nền của trang và địa chỉ offset

B. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và  12 bit thấp là địa chỉ offset

C. Bằng cách kết hợp 20 bit cao của địa chỉ nền trang và các bits A11-A0 của địa chỉ tuyến tính

Đáp án chính xác

D. Từ thông tin lối vào bảng trang PTE và địa chỉ tuyến tính

Trả lời:

verified Giải bởi Vietjack

Chọn đáp án C

Câu trả lời này có hữu ích không?

0

CÂU HỎI HOT CÙNG CHỦ ĐỀ

Câu 1:

Thiết bị vào/ra gửi tín hiệu yêu cầu ngắt cứng cho PIC bằng đường tín hiệu:

Xem đáp án » 14/10/2022 128

Câu 2:

Khi thực hiện vào/ra dữ liệu theo phương pháp có thăm dò với nhiều thiết bị thì có nhược điểm là:

Xem đáp án » 14/10/2022 119

Câu 3:

Khi truy nhập khối Cache với Cache có 4 khối và bus địa chỉ 24 bit thì bộ điều khiển bộ nhớ sẽ tách

Xem đáp án » 14/10/2022 117

Câu 4:

Cơ sở để tổ chức bộ nhớ phân cấp là 

Xem đáp án » 14/10/2022 115

Câu 5:

Mục đích tổ chức bộ nhớ phân cấp là 

Xem đáp án » 14/10/2022 110

Câu 6:

Trong chế độ bảo vệ theo cơ chế phân trang, cấu trúc của hệ thống quản lý trang gồm các phần:

Xem đáp án » 14/10/2022 108

Câu 7:

Ưu điểm nổi trội của phương pháp vào/ra dữ liệu theo kiểu DMA là

Xem đáp án » 14/10/2022 105

Câu 8:

Khi thực hiện vào/ra dữ liệu theo kiểu DMA thiết bị vào/ra liên lạc với DMAC qua tín hiệu:

Xem đáp án » 14/10/2022 104

Câu 9:

Trong cấu trúc của hệ thống ngắt cứng PIC báo ngắt cho CPU thông qua:

Xem đáp án » 14/10/2022 101

Câu 10:

Khi thực hiện vào/ra dữ liệu theo kiểu DMA thì: 

Xem đáp án » 14/10/2022 101

Câu 11:

Trong máy vi tính PIC 8259 có chức năng 

Xem đáp án » 14/10/2022 83

Câu 12:

Phương pháp vào/ra theo ngắt cứng có ưu điểm là 

Xem đáp án » 14/10/2022 83

Câu 13:

Phương vào ra dữ liệu theo ngắt cứng 

Xem đáp án » 14/10/2022 82

Câu 14:

Tỷ lệ quy chiếu “trúng” cache là cao hay thấp tuỳ thuộc vào

Xem đáp án » 14/10/2022 80

Câu 15:

Giả sử bộ nhớ chính có bus địa chỉ 24 bit cache có 8 khối thì số bit dành cho số hiệu thẻ trong 1 khối cache là:

Xem đáp án » 14/10/2022 80